SystemVerilogおよびVHDLシミュレーター
完全なSystemVerilog、ユニバーサル検証方法論 (UVM)、VHDL、および混合言語シミュレーションを使用して半導体機能検証を実行します。
簡単なシミュレーションとジョブオーケストレーション
DSimの使いやすい環境により、最初のシミュレーションを数分で実行できます。 ワンクリックで、ローカルジョブをクラウドに送信したり、より複雑なテストスイートのすべてのタスクと依存関係を含むジョブファイルを迅速に作成したりできます。
真のSaaS
SaaSの利便性により、ハードウェアの管理から解放され、DSimの機能にのみ集中することができます。すべてのコンピューティングリソースは完全に管理されています。
スケーラブルなシミュレーション
シミュレーションを簡単に拡張できます。 レグレッションテストのために何千ものシミュレーションを同時に実行し、市場投入までの時間を短縮します。
コードカバレッジ
ブロック、式、トグルのカバレッジでテストベンチの完全性を評価します。
シームレスなCおよびC++の統合
ソース形式またはオブジェクト形式のC/C++モデルを、ダイレクトプログラミングインターフェース(DPI)、プログラミング言語インターフェース(PLI)、および検証手続きインターフェース(VPI)を使用して簡単に統合できます。
実行時パフォーマンス
DSimのコンパイルされたコードアーキテクチャとコード構造の最適化により、効率的な実行時パフォーマンスが実現します。
IPセキュリティサポート
業界標準の暗号化をサポートするIEEE 1735により、IPは確実に保護され、第三者からの暗号化された設計および検証用IP(VIP)を処理することができます。
インポート互換性
コマンドラインスイッチを使用してセマンティックチェックを緩和し、他のシミュレーター用に開発されたコードとの互換性を確保します。