初めてのダブルデータレート（DDRx）メモリインターフェースの設計

ますます多くのスマート接続デバイスが高速DDRxメモリインターフェースを必要としています。メモリ回路の設計には常に注意が必要ですが、DDRメモリのPCBレイアウトはより要求が厳しく、特に最新のDDRxメモリインターフェース規格では、従来のルールベースのアプローチではもはや十分ではありません。 本ウェビナーでは、Altair PollExを用いたDDRxタイミング、伝送ライン、トポロジー、およびターミネーションの最適化により、いかにシグナルインテグリティを確保するかをご覧頂けます。